



차세대반도체 페스티벌
POLARIS SIF 2026

작품 부문 출품작



작 품 명	FPGA 기반 SNN 호출어 감지 Wake-Word Spotting System
출 품 자	팀 명 : 찬영매니저 팀 장 : 서유빈 / 중앙대학교 / 20223389 팀 원 : 정은진 / 중앙대학교 / 20230840 팀 원 : 박소연 / 중앙대학교 / 20223983 팀 원 : 이유진 / 중앙대학교 / 20231858
제 출 일	2026. 1. 15

작품 개요

배경

- 웨어러블 디바이스, 휴대전화 등의 Edge-Device에서 음성 AI 어시스턴트의 사용이 증가함에 따라 항상 켜져있어야 하는 호출어 감지 WWS 시스템의 에너지 효율화가 중요해짐
- 기존의 CNN/RNN 기반 WWS WWS 시스템은 정확도는 높지만, 연산량이 많아 Edge-Device에 적합하지 않음
- SNN의 경우 Event-Driven 연산 특성으로 연산량이 적어 전력 소모가 작고, Temporal한 데이터를 처리하는데 장점을 가짐

구현 목표 및 구현 방식

- SNN을 사용하여 저전력 호출어 감지 WWS 시스템을 구현
- SNN 기반 WWS 모델을 Surrogate Gradient 방식으로 PC상에서 학습시키고 QAT를 통해 최적화 후 Quantization하여 FPGA상에서 연산 가능하도록 변환

결과

- PC 상에서 학습시킨 모델의 경우 92.83%의 정확도를 지님
- Quantization된 모델을 FPGA에 동일한 구조로 샘플 데이터 중 랜덤 데이터로 30회 실험한 결과 86.67%의 정확도를 보임

의의

- FPGA상의 LIF 뉴런 기반 SNN 추론 구조 및 UART 통신 기반 검증을 완료함
- 저전력 Always-on 음성 인터페이스 구현 가능성 및 SNN의 실용성 검증

작품 설명

SNN 모델 학습

- Preprocessing & Encoding



그림 1. 데이터 전처리 다이어그램




그림 2. Spike Train 변환 과정의 AlexNet 음성

학습 데이터 설정

- 타겟 키워드는 학습 데이터 수집이 용이한 Amazon 사의 홈 IoT 음성 어시스턴트 호출어인 “Alexa”로 설정함
- Kaggle에 오픈되어있는 3초 이내의 “Alexa” dataset 369개를 사용하여 높낮이, 길이 등을 무작위로 수정하고, 배경 소음을 넣어 1316 개의 Positive Sample을 제작함
- Musan의 책을 읽는 음성, 일상 Noise 등을 적절하게 크롭하여 1000개의 3초 이내의 Negative Sample을 제작함

데이터 전처리

- FPGA의 성능을 고려하여 실시간 연산이 가능하도록 8KHz, 16bit 해상도로 낮춰 변환한 음성 Data를 32ms씩 Windowing 하며, 10ms 씩 밀어 FFT를 실행함
- FFT 완료된 DATA를 Mel-Filter 20개를 사용하여 인간의 Speech data의 특성에 해당하는 20개의 주파수 별 Magnitude 값으로 변환한 후, 강도가 셀 수록 많은 Spike를 내보내는 Rate Coding 기법을 통해 Spike Train을 생성함

작품 설명

SNN 모델 학습

- LIF 뉴런 설계와 Layer 구성, SNN 모델 학습




그림 4. SNN 레이어 구성 다이어그램

```

CPU Cores available: 16
DataLoader workers set to: 15
Positive 샘플 로드 완료: 1316개
Negative 샘플 로드 완료: 1000개
총 학습 데이터셋 크기: 2316개 샘플
SNN 학습 준비 완료. 총 배치 수: 72
Epoch 005 | Loss: 0.7707 | Training Accuracy: 77.13%
Epoch 010 | Loss: 0.2709 | Training Accuracy: 92.53%
Epoch 015 | Loss: 0.2446 | Training Accuracy: 92.93%
  
```

그림 5. SNN 모델 학습 과정 출력 로그

LIF 뉴런 설계와 Layer 구성

- LIF 뉴런의 경우 학습 과정에서 발화율 등을 고려하여 Leakage 정도에 대한 수정하였고, 0.95의 Leak Factor 값으로 최종 모델 학습을 진행
- 두 개의 Fully Connected Hidden Layer를 삽입하여 레이어를 구성함.
- SNN 모델의 Layer는 SNN torch 공식 문서를 참고하여 직접 구성함.

SNN 모델 학습

- SNN 모델 학습은 PC 상에서 Python의 Pytorch, SNNtorch 등의 module을 활용하여 진행하였음.
- 또한, SNN 직접학습에서 나타나는 스파이크 발화의 불연속성으로 인한 미분 불가능 단점을 극복하기 위해 Surrogate Gradient 학습을 통해 역전파 단계에서만 Sigmoid로 기울기를 Approximation 하여 그라디언트 소실 없이 학습이 가능하도록 함.
- 최종 모델 학습은 15 Epoch 진행하였으며, Training Accuracy는 92.93%로 나타남.

작품 설명

SNN 모델 Quantization 및 최적화 학습

- Quantization 및 QAT (Quantization Aware Training)

Quantization 문제점 확인

- Float32로 학습 시킨 모델의 가중치를 FPGA와 같은 On-Device 연산 장치에 적용할 수 있도록 INT 형태로 변환하여 경량화하는 과정을 필요로 하며, 이를 Quantization이라고 함.
- Quantization을 위해 학습 데이터에서의 활성화 데이터를 수집하고 이에 따라 Quantization 시 사용할 Fixed Point의 위치를 확정하고, Quantization을 진행한 결과, 모델의 Accuracy가 53.23% 까지 하락한 것을 확인함.

QAT(Quantization Aware Training) 적용

- QAT는 Quantization 과정에서의 정확도 저하를 최소화 하기위해 사용하는 모델 후학습 기법 중 하나로 Fine-tuning 과정에서 Weight와 활성화 값에 양자화 시 발생할 오차 즉, Quantization Noise를 미리 반영하여 모델이 낮은 정밀도를 갖는 INT 환경에서도 적응하도록 만드는 기법임
- SNN 모델에 이를 적용하여 기존 92.93% 이던 모델의 학습 정확도를 거의 그대로 유지하며 양자화하는데 성공함.

작품 설명

SNN 모델의 Verilog 재구성 및 FPGA Implementation

- Verilog 재구성 및 Timing 문제 해결



그림 5. SNN 코어 프로그램 구성

```

=====
[1782420165000] 3000 time steps all done!
>> total_spk_neg:      42
>> total_spk_alexas:    7
>> LED out: 0
=====
  
```

```

$stop called at time : 1782420165 ns : File "C:/vin
run: Time (s): cpu = 00:03:15 ; elapsed = 00:02:48
  
```

그림 6-1. 3초 가량의 Negative 음원(Alexa 미포함)의 연산 결과

```

=====
[1782420165000] 3000 time steps all done!
>> total_spk_neg:      1
>> total_spk_alexas:   13
=====
  
```

```

$stop called at time : 1782420165 ns : File "C
run: Time (s): cpu = 00:02:56 ; elapsed = 00:01
  
```

그림 6-2. 3초 가량의 Positive 음원(Alexa 포함)의 연산 결과



그림 7. 전처리부 포함 프로그램 구성

LIF 뉴런과 Layer 설계

- 그림 5에서 확인할 수 있는 바와 같이 LIF 뉴런과 Layer를 구성한 후 회로를 Synthesis하여 Vivado 상에서 모델 Test를 진행함
- Python에서 학습한 모델과 Spike 개수의 차이는 있으나 그림 6에서 확인할 수 있는 바와 같이 출력 노드 개수 비교를 통한 Decision Making에 큰 장애가 없음을 확인함

Timing 문제 해결

- 전처리를 포함한 모든 파일을 Verilog로 재구성한 후 모델에 올리기 전 Timing Error 가 해결되지 않는 것을 확인함
- Pipe Line과 FSM을 재구성하여 SNN 코어의 Timing Error는 해결하였으나, 파일 전처리 과정의 Timing Error는 해결하지 못하여 파일의 전처리는 PC상의 Python에서 진행한 후 FPGA로 Spike Train을 전송하여 SNN 연산을 진행하기로 결정함

작품 설명

SNN 모델의 Verilog 재구성 및 FPGA Implementation - FPGA Implementation과 정확도 확인



그림 8. FPGA에 Flash 하여 SNN 모델을 TEST하는 모습 (시연 영상 중 일부 발췌)

LED	STATE
1000	대기 모드
0100	수신 중
0001	연산 중

그림 9. FPGA의 LED 점멸 상태 별 FPGA State




그림 10. FPGA상의 경량화된 SNN 모델과 원본 모델의 정확도 비교

FPGA Implementation

- FPGA는 DIGILENT 사의 NEXYS A7 - 100T 보드를 사용함
- 앞서 구성한 Verilog 프로그램을 Flash하여 FPGA에서 에러 없이 정상적으로 작동함을 확인
- FPGA의 가장 왼쪽 4개의 LED를 Main FSM 모듈의 State 확인 Data와 Mapping 하여 FPGA의 상태를 확인할 수 있도록 하였으며 LED의 의미는 그림 9와 같음

SNN 모델의 정확도 확인

- FPGA 상에 구현한 양자화된 SNN 모델의 정확도와 원본 모델의 정확도 비교는 그림 10과 같음.
- 원본 모델의 경우 2316개의 Sample을 모두 대입하여 산출한 정확도이며, FPGA의 경우 TEST 환경이 간편하지 않아 전체 Sample 중 30개를 무작위 추출하여 정확도를 산출하였으며, 30개 중 오응답 4개(Positive 음원에서 Alexa를 검출하지 못한 Case 4개)로 86.67%의 정확도를 기록함.

공학적 파급 효과



웨어러블 디바이스를 위한 저전력 SNN Wake-Word Spotting 시스템 구성

- 이벤트 기반(Event-driven) SNN 특성을 활용하여 연산량을 줄여 전력 소모를 최소화
- 배터리 제약이 있는 웨어러블 디바이스에서 상시 대기(Always-on) WWS 기능을 효율적으로 수행 가능

개인 정보 유출 방지 및 Real-Time Processing 가능성 확인

- On-Device에서 SNN 모델의 구현 가능성을 FPGA를 통해 확인하였으며,
디바이스 내부에서 음성 파일을 처리함에 따라 개인정보 유출을 방지가 가능하고,
SNN 모델을 통한 Real-time으로 Processing이 가능하다는 것을 확인함

본 작품을 통해 SNN의 저전력 특성을 살려 에너지 소비 효율 확보가 중요한 Edge-Device에서
항상 켜져있는 기능 중 하나인 호출어 감지 WWS 시스템에 SNN의 활용 가능성을 확인하였다.

음성 어시스턴트의 호출어 감지 기능에 SNN을 적용한다면, Edge-Device에서 정확도를 포기하지 않으면서 에너지 효율적인 해당 기능을 사용할 수
있을 것으로 보인다.

시연품 제작비용

부품명	모델명	금액
FPGA 보드	Nexys A7 - 100T	\$ 349 (513,214원)